
(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(34) \$5.841(CANDECTOR INTEGRALED CIRCLII (11) 4-135311 (A) (43) 8.5.1992 (19) JP (21) Appl. No. 2:257801 (22) 27.9.1990 (71) NEC CORP (72) MASAHARU NAGASHIMA (51) Int. CP. H03K5 13

PURPOSE: To easily change delay time by providing a selective circuit for changing a voltage to be impressed to a driving circuit.

CONSTITUTION: This circuit is composed by providing a selective circuit 11, selective circuit 12, driving circuit 13, load 14, inverter 15, P channelich) transistors PI-P5, Nch transistors NI-N5, resistors RI-R8 and capacitor C1. transitions APAS and tapaction of the first state o



GSI011559

⑩ 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報(A)

平4-135311

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)5月8日

H 03 K . 5/13

7125-5 J

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 半導体集積回路

②特 願 平2-257801

②出 願 平2(1990)9月27日

@発明者 永嶋 正治

東京都港区芝5丁目7番1号 日本電気株式会社内

⑪出 颐 人 日本電気株式会社 東京都港区芝5丁目7番1号

10代 理 人 弁理士 内 原 晋

钥知妥

発明の名称

半導体集積回路

### 特許請求の範囲

人力端子と出力端子との間にドライブ回路とインパータとを介在させ、前記ドライブ回路に容量性負荷が接続された選延回路を備えた半導体集机回路において、前記ドライブ回路に印刷する電圧を変化させる選択回路を設けたことを特徴とする半導体集机回路。

#### 発明の詳細な説明

〔産業上の利用分野〕

本発明は半率体集積回路に関し、特に遅延回路に関する。

#### 【従来の技術】

従来のこの値の遅延回路としては、第2図のような回路例がある。第2図において、ドライブ回

- 1 -

路21、コンデン サ C2からなる負荷22、イン パータ23より構 成され、ドライブ回路21の MOSトランジス タ P 6 には芯圧VDD,MOS トランジスタN6 に は塩圧GNDが印加されてい る。 今ドライブ回 25 2 1 の入力信号 I Nが、 V D DからGNDに変化し、トランジスタP6がOF F からON、トラン ジスタN6がONからOFF になるときを考える。入力信号【NがVDDのと ドライブ回路 21の出力は、GNDであるた め、負荷22には「電荷が充電されていない状態で ある。トランジスタ P6がONするとドライブ回 路21の出力は、トランジスタP6に印加される 電圧がVDD一定 で あるため、 負荷 2 2 を放電し ながら徐々に上昇し、インパータ23の出力〇〇 Tが変化するスレッ ショルド電圧になるまでの時 間は、一定である。

次に、入力信号 I NがGNDからVDDに変化 し、トランツスタ P 6がONからOFF, トラン ツスタN6がOF F からONになるときを考え る。入力信号がGNDのとき、ドライブ回路21

- 2 -

<del>--</del>55--

の出力は、 V D D であるため負荷 2 2 に は 電荷が 光電 された 状態である。 トランジスタ N 6 が O N するとドライブ回路 2 1 の出力は、トランジスタ N 6 に 印加 される 電圧は G N D 一 定 であるため、 負荷 2 2 に 充電 された 電荷を放電しながら徐々に 降下し、インバータ 2 3 の出力 O U T が 変化する スレッショルド 電圧になるまでの時間は 一定である。

従って、ドライブ回路21の人力信号が変化後 出力が変化し、インバータ23のスレッショルド 電圧になるまでの時間は一定である。

(発明が解決しようとする課題)

前述した従来の半導体集制回路は、遅延回路の 出力に負荷容量を設け、この負荷容量の先放電作用のため、出力の変化が無負荷のときと比べて遅くなることを利用した回路であり、かつ遅延回路に供給される電源電圧、及び設けられた負荷容量が一定であるため、遅延時間は常に一定になる欠点がある。

本発明の目的は、何記欠点を解決し、容易に遅

り、 N 1 ~ N 4 のどれがを選択する。ドライブ回路 1 3 は、トラングスタ P 5 、 N 5 からなる。負荷 1 4 は、コンダンサ C 1 を有する。

今選択回路 1 1 によりトランジスクP 1 が選択 0 によりトランジスクP 1 は 0 N となり 5 のの 0 が近れると、トランジスクP 1 は 0 N となの合 6 0 に 1 のため、ドライブ回路 1 3 のトランジスクP 2 の 6 0 に 1 に 1 のため、ドライブ回路 1 3 のトランジスクP 2 の 1 の 1 に 2 の 1 の 1 の 1 に 2 りトランジスクP 2 の 1 の 1 に 2 の 1 の 1 に 2 の 1 の 1 に 2 の 1 の 1 に 2 の 1 に 2 の 1 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 2 の 1 に 3 の 1 に 3 の 1 に 4 の 1 に 4 の 1 に 5 の

また、選択回路12によりトランジスタN1が

延時間を変更できるようにした 半導体 提請回覧を提供することにある。

【課題を解決するための手段】

本発明の半年体集制回路の構成は、、入力選子と出力選子との間にドライブ回路とイン パータとを介在させ、所記ドライブ回路に容量性 負荷が接続された超延回路を備えた半年体 扱 駅 回路において、前記ドライブ回路に印加する電圧 を変化させる選択回路を設けたことを特徴とする。

(実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の半等体 抵抗回路の 回路図である。第1図において、本実施例は、選択回路11、選択回路12、ドライブ回路13、 負荷14、インバータ15、Pチャネル(ch) トランジスタP1乃至P5、Nchトランジスタ N1乃至N5、抵抗R1乃至R8、容量C1を含み傾成される。ここで、選択回路11は、人力信 号SP1~SP4により、P1~P4のどれかを 選択し、選択回路12は信号SN1~SN4によ

ドライブ回路 1 3 の入力は号 1 Nが V D D から G N D に変化し、トランジスク P 5 が O F F から O N、トランジスク N 5 が O N から O F F になる ときた考える。入力信号 1 Nが V D D の とき、ド ライブ回路 1 3 の出力は C N D であるため、 A 何

- 6 -

14には電荷が充電されていない状態である。 トランジスタF3がONするとドライブ回路し 3 の出力は、負荷14を完造しながらGNDから 徐々に電圧が上昇する。電圧の上昇は、トランジ スクP5に印加される前点Aの電圧が高いほど、 毎年の立上りが急になる。インパータ15は、ド ライブ回路13の出力を入力とし、スレッショル ド電圧を基準に入力信号を反転させて出力する。 ドライブ回路13の入力信号1Nが変化後、ドラ イブ回路13の出力がインパータ15のスレッシ \*ルド電圧に変化するまでの返延時間は、ドライ プ回路13の出力変化が急なほど短くなる。従っ て、返延時間は選択回路11により0Nさせるト ランジスタP1~P4を選択し、面点Aの電圧を 変えることにより、遅延時間を変化させることが 可能である。

次に、ドライブ回路13の人力信号INがGNDからVDDに変化し、トランジスタP5がONからOFF。トランジスタN5がOFFからONになるときを考える。 火力信号INがGNDのと

め、負荷14には電荷が充電された状態である。トランジスタ N 5 が O N するとドライブ回路13 の出力は、負荷電圧が降下する。ドライブ回路3 1 2 の出丘が低いはど、電圧が立力があましたが登りである。の電圧が低いはど、電圧が立力があましたが受けるにながである。化後、ドライブ回路13の出力がインでの登録といった。近次によりの路13の出力が全球を受けるよりの路12によりのB O N 1 で B O B O C C C E 明の効果)

き、ドライブ回路13の出力は、VDDであるた

以上説明したように、本発明は、遅延回路により例えばVDDから合成抵抗分降下した電圧を遅延回路に印加し、また選択回路により例えばGNDから合成抵抗分上昇した電圧を遅延回路に印加するため、選択回路により選択するトランジスタ


- 8 -


を変更することで、遅延回数に印加される電圧が 変わり、遅延時間を変えることができるという効 果がある。

## 図面の簡単な説明

第1図は本発明の一変施別の半導体集積回路を示す回路図、第2図は従来の遅延回路を示す回路図である。

代理人 弁理士 内 原 智





第 2 図